Scheduling With Processor Failures
Scheduling with Processor Failures is a fault-tolerant scheduling model that specifically addresses the allocation of tasks in distributed computing systems where processor unavailability due to failures is explicitly incorporated into the scheduling constraints and execution timelines.
90
Publications
3.4K
Citations
216
Authors
135
Institutions
Publications per year
2017–2026
6
Parents
90
1–5 of 90
216
5
h-index
5
h-index
Institut national de recherche en sciences et technologies du numérique, France
4 publications · 135 citations
4
h-index
4
h-index
Institut national de recherche en sciences et technologies du numérique, France
3 publications · 87 citations
3
h-index
1–5 of 216
135
Institut national de recherche en sciences et technologies du numérique
Le Chesnay-Rocquencourt, France
12 h-index
25 publications
904 citations

Centre National de la Recherche Scientifique
Paris, France
6 h-index
16 publications
537 citations

École Normale Supérieure de Lyon
Lyon, France
6 h-index
14 publications
651 citations
Laboratoire de l'Informatique du Parallélisme
Lyon, France
5 h-index
12 publications
333 citations
Université Claude Bernard Lyon 1
Villeurbanne, France
4 h-index
9 publications
327 citations
Université Paris Cité
Paris, France
3 h-index
4 publications
78 citations

Sapienza University of Rome
Rome, Italy
3 h-index
3 publications
159 citations
Franche-Comté Électronique Mécanique Thermique et Optique - Sciences et Technologies
Besançon, France
3 h-index
5 publications
181 citations
1–8 of 135
5 publications · 388 citations
5
h-index
TPDS · 4 publications · 509 citations
4
h-index
3 publications · 84 citations
3
h-index
TDSC · 2 publications · 97 citations
2
h-index
2 publications · 43 citations
2
h-index
1–5